—-
mathjax: true
title: IP-RAM
archives: FPGA
tags:
- FPGA
IP
date: 2024-01-15 21:32:42
Vivado软件自带的Block Memory Genrator IP核可以用来配置生成RAM和ROM,生成的RAM和ROM使用的都是FPGA内部的BRAM资源
Vivado IP核配置
- 读数据位宽要与写数据位宽成整数倍关系
- Port A Optional Register:用于为RAM的输出端添加寄存器,提高BRAM的运行频率和改善时序,每勾选一个寄存器,输出会延迟一拍
地址信号和写信号的生成
1 | module ram_rv ( |
波形
当WEA为高电平时,根据地址信号向RAM中写入数据
WEA为低电平时,读出RAM中的信号
- 本文作者: Moerjie
- 本文链接: https://moerjie.github.io/8ab0744dda61/
- 版权声明: 本博客所有文章除特别声明外,均采用 MIT 许可协议。转载请注明出处!